TOPCELL: LLMs revolutionieren die Topologieoptimierung von Standardzellen

In der Welt der Halbleiterdesigns steht die Optimierung der Transistortopologie im Mittelpunkt, denn sie bestimmt die Effizienz der Diffusionsverteilung und die spätere Routenfähigkeit. Traditionelle Suchverfahren stoßen bei immer komplexeren Schaltungen an ihre Grenzen, weil die Rechenkosten exponentiell steigen. Das neue Forschungsprojekt TOPCELL löst dieses Problem, indem es die hochdimensionale Topologieexploration in eine generative Aufgabe umwandelt und dafür moderne Large Language Models (LLMs) einsetzt.

Durch den Einsatz von Group Relative Policy Optimization (GRPO) wird das Modell gezielt auf die logischen und räumlichen Anforderungen von Schaltungen abgestimmt. In einer industriellen Testumgebung, die auf dem fortschrittlichen 2‑nm‑Technologiestandard basiert, konnte TOPCELL deutlich bessere Topologien finden als herkömmliche Basismodelle. Die Ergebnisse zeigen, dass das System nicht nur schneller arbeitet, sondern auch Topologien liefert, die sowohl physikalisch realisierbar als auch routbar sind.

Ein besonders beeindruckender Befund ist die Zero‑Shot‑Generalisation: In einem SOTA‑Automatisierungsworkflow für die Erstellung einer 7‑nm‑Bibliothek konnte TOPCELL die Qualität der Layouts von exhausiven Solver‑Methoden erreichen und gleichzeitig eine Geschwindigkeitssteigerung von 85,91‑fach erzielen. Diese Leistung unterstreicht das Potenzial von LLM‑basierten Ansätzen, die Designzyklen in der Halbleiterindustrie drastisch zu verkürzen und gleichzeitig die Qualität der Ergebnisse zu sichern.